YADRO покажет школьникам как проектировать процессоры с открытой архитектурой
16 сентября компания Syntacore (входит в ГК YADRO) проведет лекции и мастер-класс для школьников и студентов на тему проектирования процессоров на базе открытой архитектуры RISC-V. Мероприятие состоится в технопарке «Сколково» в рамках «Школы синтеза цифровых схем» (будет работать с 14 по 16-е сентября как часть деловой программы выставки ChipEXPO-2021).
Школа соберет аудиторию продвинутых школьников старших классов и студентов младших курсов, которые хотят попробовать современные технологии проектирования микросхем в массовых устройствах. Лекции и практические занятия проведут преподаватели и специалисты ведущих технологических вузов, включая МИЭТ, ВШЭ МИЭМ, ИТМО, МФТИ и ряда других университетов и компаний.
Syntacore — ведущий разработчик процессорного IP и инструментов на базе открытой архитектуры RISC-V с 2015 года. Решения компании востребованы на рынке, уже многократно проверены в кремнии и применяются клиентами в России и за рубежом в продуктах по проектным нормам до 5нм. Благодаря участию Syntacore, будущие разработчики смогут узнать о самой многообещающей разработке последних лет – процессорах на RISC-V.
Сейчас во всем мире используются процессоры закрытых архитектур. Открытая архитектура позволит уйти от их монополии и создавать независимые аппаратные продукты. YADRO является одним из активных разработчиков на RISC-V и планирует инвестировать в создание аппаратной линейки на базе открытой архитектуры более 6 млрд руб.
В рамках секции «Первый шаг в архитектуру и микроархитектуру современных процессоров» эксперты Syntacore Никита Поляков, проектировщик микропроцессоров с архитектурой RISC-V и Станислав Жельнио, разработчик микросхем прочитают две лекции.
Первая лекция «Архитектура: вид процессора с точки зрения программиста» будет посвящена ассемблеру RISC-V с одновременными упражнениями на симуляторе процессора на уровне инструкций.
Вторая лекция «Микроархитектура: вид процессора с точки зрения схемотехника» даст представление об аппаратной организации процессора schoolRISCV, с вариантами одноцикловой и конвейерной микроархитектуры. Кроме того, будет проведена демонстрация синтеза процессора и запуск его на платах.
Также специалисты Syntacore проведут упражнение по добавлению в процессор инструкции и верификации с помощью программного теста и измерению максимальной тактовой частоты получившегося варианта процессора. Кроме того, студенты и аспиранты участвующих компаний, ВУЗ(ов) и университетов проведут дополнительные упражнения и помогут реализовать индивидуальные проекты учеников по изменению процессора и интеграции его с периферийными устройствами.